O processo de descrição do hardware de um circuito lógico digital, combinatório e sequencial, para implementação em uma FPGA é feito por meio de linguagens HDL, como:
